(19)日本国特許庁(JP)

# (12) 特 許 公 報 (B2)

(11)特許番号

特許第3052834号 (P3052834)

(45)発行日 平成12年6月19日(2000.6.19)

(24)登録日 平成12年4月7日(2000.4.7)

(51) Int.Cl.7		識別記号	FΙ		
G01R	31/28		G 0 1 R	31/28	M
	31/26			31/26	G

請求項の数2(全 4 頁)

(21)出願番号 特願平8-99407

(22)出願日 平成8年3月28日(1996.3.28)

(65)公開番号

特開平9-264934

(43)公開日 審査請求日 平成9年10月7日(1997.10.7) 平成9年11月26日(1997.11.26)

(73)特許権者 000117744

安藤電気株式会社

東京都大田区蒲田4丁目19番7号

(72)発明者 渡辺 裕二

東京都大田区蒲田4丁目19番7号 安藤

電気株式会社内

審査官 尾崎 淳史

(56)参考文献 特開 平5-107313 (JP, A)

特開 平8-36026 (JP, A) 特開 平7-280885 (JP, A) 特開 平9-251053 (JP, A)

(58)調査した分野(Int.Cl.', DB名) G01R 31/26,31/28

## (54) 【発明の名称】 半導体検査装置の共用入出力インタフェース回路

-

### (57)【特許請求の範囲】

【請求項1】 端子(10A) に信号を出力するドライバ(1) と、

端子(10A) に入力される信号の良否を判定するコンパレータ(2) と、

コンパレータ(2) の入力端子に一端を接続する第1の抵抗(R1)と、

第1の抵抗(R1)の他端に接続するスイッチ(4) と、 スイッチ(4) がオン時に電圧を第1の抵抗(R1) に印加 する電圧源(9) と、

一端が電圧源(9) に接続される第2の抵抗(R2)と、 制御信号源(8) と、

端子(108) と接続する共通端子(6A)と、第2の抵抗(R2) の他端を接続する第1の接点(6C)と、制御信号源(8) の 出力を接続する第2の接点(6B)をもつスイッチ(6) を備 2

えることを特徴とする半導体検査装置の共用入出力イン タフェース回路。

【請求項2】 入出力インタフェース回路の端子(10A·1 0B) に被検査半導体の種類に応じて回路構成の異なるテストボードを接続するとともに端子(10C) に被検査半導体(3) を接続し、信号書込み状態で被検査半導体(3) の入出力端子にドライバ(1) の出力を印加し、信号読込み状態で被検査半導体(3) の入出力端子からの出力をコンパレータ(2) で合否判定する半導体検査装置において、10 被検査半導体(3) の入出力端子に負荷回路(7) を接続させる場合、被検査半導体(3) の入出力端子と入出力インタフェース回路(10)の端子(10A) を接続する伝送線路(2 11) サスクス・人に対策器(32)の間に、地域を対し

1)と、端子(10A) と伝送線路(Z1)の間に一端を接続し、接続制御端子(5A)に入力する信号により駆動するスイッチ(5) と、スイッチ(5) の他端に接続する負荷回路(7)

3

を備えるテストボード(20)を入出力インタフェース回路 (10)に接続し、スイッチ(6) の共通端子(6A)を第2の接 点(6B)に接続し、制御信号源(8)から負荷回路接続制御 信号を端子(10B) を介してスイッチ(5) の接続制御端子 (5A)に入力してスイッチ(5) をオンさせ、負荷回路(7) を伝送線路(Z1)を介して被検査半導体(3) の入出力端子 に接続し、

被検査半導体(3) の入出力端子を2方向で抵抗終端する 場合、被検査半導体(3) の入出力端子と入出力インタフ ェース回路(10)の端子(10A) を接続する伝送線路(Z1) と、被検査半導体(3) の入出力端子と入出力インタフェ ース回路(10)の端子(10B) に接続させる第2の伝送線路 (22)を備えるテストボード(21)を入出力インタフェース 回路(10)に接続し、スイッチ(4) をオンにするとともに スイッチ(6) の共通端子(6A)を第1の接点(6C)に接続 し、電圧源(9) に接続された第2の抵抗(R2)を伝送線路 (Z2)に接続することを特徴とする請求項1に記載の半導 体検査装置の共用入出力インタフェース回路。

### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】との発明は、被検査半導体3 の入出力端子に負荷回路7を接続させる場合にも被検査 半導体3の入出力端子を2方向で抵抗終端する場合にも 適用される半導体検査装置の共用入出力インタフェース 回路に関するものである。

[0002]

【従来の技術】次に、従来技術による半導体検査装置の 入出力インタフェース終端回路の構成を図6に示す。図 6の3は被検査半導体、11は入出力インタフェース回 路、20はテストボードである。

【0003】図6で、入出力インタフェース回路11 は、端子10Aに出力するドライバ1と、端子10Aか らの信号を入力するコンパレータ2と、ドライバ1の出 力端子およびコンパレータ2の入力端子に一端を接続す る抵抗R 1 と、抵抗R 1 の他端に一端を接続するスイッ チ4と、スイッチ4の他端に接続する電圧源9と、端子 10 Bに接続する発信源8を備える。ドライバ1は図示 を省略した外部制御回路から被検査半導体3に入力する 信号を与えられ、コンパレータ2は被検査半導体3の判 定結果を、図示を省略した外部制御機器に出力する。

【0004】また、テストボード20は、被検査半導体 3の各端子から入出力インタフェース回路 1 1の端子 1 0 A に接続する伝送線路 Z 1 と、入出力インタフェース 回路11の端子10Aに一端を接続するスイッチ5と、 スイッチ5の他端に接続する負荷回路7と、被検査半導 体3を接続する端子10℃が設けられている。

【0005】テストボード20のスイッチ5は接続制御 端子5Aを備え、入出力インタフェース回路10の発信 源8の出力が接続される端子10Bと接続されて、発信 源8の出力、すなわち負荷回路接続制御信号によりスイ 50 【0013】

ッチ5を開閉する。スイッチ5が開閉することにより、 伝送線路 21に負荷回路7が断接する。

【0006】次に、半導体検査装置の動作を図6を参照 して説明する。被検査半導体3が信号書込み状態の場 合、入出力インタフェース回路11のドライバ1は図示 を省略した外部制御機器からの信号を伝送線路Z1を介 して被検査半導体3に出力する。また、被検査半導体3 が信号読み出し状態では、被検査半導体3から伝送線路 Z1を介して送られた信号を入出力インタフェース回路 11のコンパレータ2に入力してその良否を判定する。 【0007】この時、被検査半導体3の出力を電圧源9 に抵抗終端する場合、スイッチ4をオン状態として抵抗 R1を電圧源9に接続させ、被検査半導体3の検査をす る。また、制御信号源8から負荷回路接続制御信号をス イッチ5の端子5Aに入力してスイッチ5をオンさせる ことで、被検査半導体3の出力に伝送線路21を介して 負荷回路7を接続させ検査を行う。これらの機能により 被検査半導体3の1端子分を検査する。

【0008】なお、図6でテストボード20の構成は一 20 般的な例として伝送線路21とスイッチ5と負荷回路7 を備えたものを示したが、被検査半導体3の種類により 試験の内容も異なるので、テストボードの構成はそれに 対応して変更する。したがって、テストボード20は、 被検査半導体3の種類ととに用意されるものである。 [0009]

【発明が解決しようとする課題】例えば、被検査半導体 がSSTL (Stub Series Terminated Logic) やGTL (Gunning Transceiver Logic) のような高速・小振幅 バスインタフェースの場合、半導体試験装置では、図4 30 に示すように、2方向で抵抗終端して検査する必要があ る。しかし、図6の入出力インタフェース回路11の構 成では、一つの伝送線路に対してしか抵抗終端すること ができない。このため、入出力インタフェース回路11 を使用してSSTLやGTLなどの試験を実現しようと する場合、図5に示すような構成にする必要がある。 【0010】図5で、テストボード21はSSTLやG TLを試験するために、伝送線路21・22が備えられ ている。伝送線路21・22を抵抗終端するため、端子 10Aには入出力インタフェース回路11Aのドライバ 1 A が接続され、端子10 B には入出力インタフェース 回路11Bのドライバ1Bが接続されている。

【0011】このように、被検査半導体がSSTLやG TLのような高速・小振幅バスインタフェースの場合、 半導体検査装置3に接続する入出力インタフェース回路 が、1端子当たり2回路必要になるという問題がある。 【0012】との発明は、2方向での終端が必要な半導 体を検査する場合に、入出力インタフェース回路の数を 増やすことなく2方向での抵抗終端接続をする共用入出 カインタフェース回路の提供を目的とする。

40

【課題を解決するための手段】との目的を達成するた め、この発明は、端子10Aに信号を出力するドライバ 1と、端子10Aに入力される信号の良否を判定するコ ンパレータ2と、コンパレータ2の入力端子に一端を接 続する抵抗R1と、抵抗R1の他端に接続するスイッチ 4と、スイッチ4がオン時に電圧を抵抗R1に印加する 電圧源9と、一端が電圧源9に接続される抵抗R2と、 制御信号源8と、端子10Bと接続する共通端子6A と、抵抗R2の他端を接続する接点6Cと、制御信号源 8の出力を接続する接点6Bをもつスイッチ6を備え る。

#### [0014]

ŧ

【発明の実施の形態】次に、との発明の実施の形態によ る半導体検査装置の共用入出力インタフェース回路を図 1を参照して説明する。図1の1はドライバ、2はコン パレータ、4・6はスイッチ、8は制御信号源、9は電 圧源、R1·R2は終端抵抗である。図1で、ドライバ 1・コンパレータ2・スイッチ4・抵抗R1・制御信号 源8・電圧源9は図6の入出力インタフェース回路11 と同じであり、ドライバ1・コンパレータ2・抵抗R1 20 成と同じになっている。 ・スイッチ4・電圧源9の接続関係も同じである。

【0015】抵抗R2の一端は電圧源9に接続される。 スイッチ6は抵抗R2の他の一端に接続した接点6Cと 制御信号源8に接続した接点6日を切り換え、スイッチ 6の共通端子6Aを接点6Bに接続することにより、制 御信号源8が端子10Bに接続され、スイッチ6の共通 端子6Aを接点6Cに接続することにより、電圧源9に 接続された抵抗R2が端子10Bに接続される。

【0016】つぎに、図1の共用入出力インタフェース 回路10の使用状態を、図2・図3を参照して説明す る。図2は、図6で説明した被検査半導体3を検査する 場合に、テストボード20を共用入出力インタフェース 回路10に接続した半導体試験装置の構成図であり、被 検査半導体3の出力に負荷回路7の接続が必要な半導体 を検査する場合の構成図である。

【0017】図2で、共用入出力インタフェース回路1 0に伝送線路21と、スイッチ5と、負荷回路7を備え るテストボード20を接続させる。ここでスイッチ6の 共通端子6Aと接点6Bを接続させ、制御信号源8から の負荷回路接続制御信号を共用入出力インタフェース回 40 路10の端子10日を通してスイッチ5の端子5Aに入 力する。接続制御端子5Aに入力された信号の制御によ りスイッチ5をオンさせることで、被検査半導体3の入 出力端子に伝送線路21を介して負荷回路7を接続させ て検査を行う。

【0018】図2の構成は、テストボード20を共用入 出力インタフェース回路10に接続し、スイッチ6の共 通端子6Aを接点6Bに接続することにより、図6の構 成と同じになっている。

【0019】図3は、図4で説明した被検査半導体3を 50 6 B・6 C 接点

検査する場合に、テストボード21を共用入出力インタ フェース回路10に接続した半導体試験装置の構成図で あり、入出力端子を2方向で電圧源9に抵抗終端を必要 とする被検査半導体3を検査する場合の構成図である。 【0020】図3で、共用入出力インタフェース回路1 0に伝送線路21と伝送線路22を備えるテストボード 21を接続させる。ととでスイッチ6の共通端子6Aを 接点60に接続させることにより、テストボード21の 伝送線路 21の一端が被検査半導体3の入出力端子に接 10 続されるとともに、スイッチ4がオンの状態で他の一端 が抵抗R1を介して電圧源9に接続されて第1の終端と なり、テストボード21の伝送線路22は一端が被検査 半導体3の入出力端子に接続され、他の一端は抵抗R2 を介して電圧源9に接続されて第2の終端となる。以上 の接続により、被検査半導体3の入出力端子が2方向で 終端された状態で検査を行う。

6

【0021】図3の構成は、テストボード21を共用入 出力インタフェース回路10に接続し、スイッチ6の共 通端子6Aを接点6Cに接続することにより、図4の構

### [0022]

【発明の効果】この発明によれば、入出力インタフェー ス回路にスイッチを設けたので、高速・小振幅バスイン タフェースのように2方向で終端が必要な半導体を検査 する場合と、被検査半導体に負荷回路を接続させて試験 を行う場合などで、入出力インタフェース回路のスイッ チを切り換えることにより、入出力インタフェース回路 の数を増やすことなく両種類の半導体を検査することが できる。

#### 30 【図面の簡単な説明】

【図1】この発明による半導体検査装置の共用入出力イ ンタフェース回路の構成図である。

【図2】テストボード20を接続して負荷回路接続検査 を行う共用入出力インタフェース回路の構成図である。 【図3】テストボード21を接続して2方向終端接続検 査を行う共用入出力インタフェース回路の構成図であ

【図4】2方向終端を実現する回路の構成図である。

【図5】従来技術による半導体検査装置の入出力インタ フェース回路による2方向終端の構成図である。

【図6】従来技術による半導体検査装置の入出力インタ フェースの負荷回路接続検査の構成図である。

### 【符号の説明】

- 1 ドライバ
- 2 コンパレータ
- 3 被検査半導体
- 4~6 スイッチ
- 5 A 接続制御端子
- 6 A 共通端子

7

- 7 負荷回路
- 8 制御信号源
- 9 電圧源
- 10・11 入出力インタフェース回路

\*10A·10B·10C 端子


20・21 テストボード

R1·R2 抵抗

\* Z1·Z2 伝送線路


【図1】

【図2】





【図3】

【図4】









【図6】

